Это мощный open-source инструмент для синтеза HDL-кода в FPGA и ASIC. Вы освоите работу с Yosys от основ до продвинутых техник:Синтез Verilog/SystemVerilog в оптимизированные netlists, Статический анализ и верификация RTL-кода, и много другое.
Курс подойдет инженерам-схемотехникам и разработчикам ПЛИС, желающим автоматизировать workflow с открытыми инструментами.
Курсы DocsTech
Предложить Курс
Verilog HDL
Этот ресурс представляет собой исчерпывающее руководство по основам Verilog HDL для тех, кто только начинает свой путь в изучении этого языка описания цифровых систем.
С помощью данной документации вы сможете понять структуру Verilog HDL, изучить основные операторы и режимы работы, а также научиться создавать эффективные цифровые модели. Мы предоставляем обширный набор примеров, которые помогут вам лучше понять применение Verilog HDL на практике.
С помощью данной документации вы сможете понять структуру Verilog HDL, изучить основные операторы и режимы работы, а также научиться создавать эффективные цифровые модели. Мы предоставляем обширный набор примеров, которые помогут вам лучше понять применение Verilog HDL на практике.
Icarus Verilog
Это мощный инструмент для моделирования и проверки цифровых схем, написанных на языке Verilog HDL. Разработанный как легковесный, но функциональный симулятор, он поддерживает стандарты IEEE 1364 (Verilog-2001, Verilog-2005) и частично SystemVerilog, что делает его идеальным выбором для студентов, инженеров и разработчиков FPGA/ASIC.
Verilog(VPI)
В этой документации описывается, как используются процедуры VPI и структура VPI, а также дается определение каждой из процедур в алфавитном порядке.
Yosys
Это мощный open-source инструмент для синтеза HDL-кода в FPGA и ASIC. Вы освоите работу с Yosys от основ до продвинутых техник:Синтез Verilog/SystemVerilog в оптимизированные netlists, Статический анализ и верификация RTL-кода, и много другое.
Курс подойдет инженерам-схемотехникам и разработчикам ПЛИС, желающим автоматизировать workflow с открытыми инструментами.
Курс подойдет инженерам-схемотехникам и разработчикам ПЛИС, желающим автоматизировать workflow с открытыми инструментами.
Verilog HDL
Этот ресурс представляет собой исчерпывающее руководство по основам Verilog HDL для тех, кто только начинает свой путь в изучении этого языка описания цифровых систем.
С помощью данной документации вы сможете понять структуру Verilog HDL, изучить основные операторы и режимы работы, а также научиться создавать эффективные цифровые модели. Мы предоставляем обширный набор примеров, которые помогут вам лучше понять применение Verilog HDL на практике.
С помощью данной документации вы сможете понять структуру Verilog HDL, изучить основные операторы и режимы работы, а также научиться создавать эффективные цифровые модели. Мы предоставляем обширный набор примеров, которые помогут вам лучше понять применение Verilog HDL на практике.
Icarus Verilog
Это мощный инструмент для моделирования и проверки цифровых схем, написанных на языке Verilog HDL. Разработанный как легковесный, но функциональный симулятор, он поддерживает стандарты IEEE 1364 (Verilog-2001, Verilog-2005) и частично SystemVerilog, что делает его идеальным выбором для студентов, инженеров и разработчиков FPGA/ASIC.
Verilog(VPI)
В этой документации описывается, как используются процедуры VPI и структура VPI, а также дается определение каждой из процедур в алфавитном порядке.